quartus ii 9.0破解版是一款功能強(qiáng)大的PLD開發(fā)軟件，軟件通過和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種DSP應(yīng)用系統(tǒng)，支持Altera的片上可編程系統(tǒng)開發(fā)，可謂是廣大數(shù)字系統(tǒng)設(shè)計(jì)者的最佳選擇。

【功能特點(diǎn)】

　　quartus ii 9.0破解版提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性，包括：

　　1、可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計(jì)實(shí)體文件；

　　2、芯片（電路）平面布局連線編輯；

　　3、LogicLock增量設(shè)計(jì)方法，用戶可建立并優(yōu)化系統(tǒng)，然后添加對原始系統(tǒng)的性能影響較小或無影響的后續(xù)模塊；

　　4、功能強(qiáng)大的邏輯綜合工具；

　　5、完備的電路功能仿真與時序邏輯仿真工具；

　　6、定時/時序分析與關(guān)鍵路徑延時分析；

　　7、可使用SignalTap II邏輯分析工具進(jìn)行嵌入式的邏輯分析；

　　8、支持軟件源文件的添加和創(chuàng)建，并將它們鏈接起來生成編程文件；

　　9、使用組合編譯方式可一次完成整體設(shè)計(jì)流程；

　　10、自動定位編譯錯誤；

　　11、高效的期間編程與驗(yàn)證工具；

　　12、可讀入標(biāo)準(zhǔn)的EDIF網(wǎng)表文件、VHDL網(wǎng)表文件和Verilog網(wǎng)表文件；

　　13、能生成第三方EDA軟件使用的VHDL網(wǎng)表文件和Verilog網(wǎng)表文件。

【破解教程】

　　1、首先進(jìn)行原版程序的安裝，安裝完成后運(yùn)行破解器，點(diǎn)擊“應(yīng)用補(bǔ)丁”，然后選擇你的安裝目錄下的“bin”文件夾下的“sys_cpt.dll”打開，然后保存license文件。

　　2、用記事本打開license.dat，用你的網(wǎng)卡號替換(在Quartus的Tools菜單下選擇License Setup，下面就有NIC ID)。

　　3、在Quartus II9的Tools菜單下選擇License Setup，然后選擇License file，最后點(diǎn)擊OK。